PLL：锁相环

“锁相环”（Phase Locked Loop，常缩写为PLL）是一种广泛应用于电子与通信工程领域的核心电路技术。该缩写形式便于书写与交流，在学术论文、技术文档和高频电路设计中尤为常见，主要用于实现信号的频率同步、相位跟踪及稳定时钟生成等重要功能。

Phase Locked Loop具体释义

  • 英文缩写：PLL
  • 英语全称：Phase Locked Loop
  • 中文意思：锁相环
  • 中文拼音：suǒ xiāng huán
  • 相关领域： pll 电子

Phase Locked Loop的英文发音

例句

  1. The phase jitter of output signal of the PLL ( phase locked loop ) frequency doubler is analyzed.
  2. 定量分析了数字式锁相倍频器输出信号的相位抖动。
  3. Through debugging the hardware circuit of the Phase Locked Loop(PLL) and writing the Single-Chip Processor program, a good performance frequency source is realized.
  4. 通过对锁相环(PLL)硬件电路的调试和编写相关单片机控制程序，实现了一个性能较好的频率源。
  5. An automatic accurate synchronization control scheme which adopts phase locked loop principle is presented.
  6. 利用锁相环(PLL)路原理提出锁相自动准同期控制方案。
  7. Design and Realization of Phase Locked Loop(PLL) under Three-phase Unbalance Voltages
  8. 三相电压不平衡条件下锁相环(PLL)的设计与实现
  9. The operating principle and performance of fractional-N phase locked loop ( FNPLL ) are described in detail, and the methods of suppressing FNPLL phase modulation sideband are introduced.
  10. 较详细介绍了分数分频锁相环(PLL)的工作原理和特性，以及抑制分数分频锁相环(PLL)相位调制边带的方法。

本站英语缩略词为个人收集整理，可供非商业用途的复制、使用及分享，但严禁任何形式的采集或批量盗用

若PLL词条信息存在错误、不当之处或涉及侵权，请及时联系我们处理：675289112@qq.com。